Aktuality

Články Efektivní návrh DPS s RF signály a K čemu je dobré Precision Hi-Rel | 07.11.2011

V čísle 6/2011 (listopad/prosinec) odborného časopisu DPS – Plošné spoje od A do Z byl publikován článek Efektivní návrh DPS autora Ing. Petra Matějky. Tato článek je pokračováním článku Zkrácení doby návrhu RF desek z minulého čísla. Aktuální článek se věnuje praktickému využití moderních metod návrhu RF na konkrétním příkladu návrhového systému Expedition PCB firmy Mentor Graphics.
Ve stejném čísle byl publikován článek K čemu je dobré Precision Hi-Rel autora Ing. Antonína Pleštila, CSc. Článek vysvětluje možné problémy s FPGA obvody v prostředí se zvýšenou radiací a nastiňuje možnosti jejich řešení na příkladu konkrétního nástroje Precision Hi-Rel, který vyvinula firma Mentor Graphics.
http://www.dps-az.cz/

Články Implementace čítačů v číslicových systémech 3.část + Zkrácení doby návrhu RF desek | 05.09.2011

V čísle 5/2011 (září/říjen) odborného časopisu DPS – Plošné spoje od A do Z byla publikována třetí část článku Implementace čítačů v číslicových systémech autora Ing. Jakuba Šťastného, Ph.D. Tato poslední část je věnována implementaci asynchronního čítače (ripple counteru) a shrnutí parametrů předvedených konstrukcí.
Ve stejném čísle byl publikován článek Zkrácení doby návrhu RF desek autora Ing. Petra Matějky. Článek představuje novou metodologii vyvinutou firmou Mentor Graphics pro návrhy desek s plošnými spoji obsahujícími RF části. Tato nová metodologie umožňuje výrazným způsobem zkrátit dobu návrhu RF částí a tím i celé desky.
http://www.dps-az.cz/

New generation of SST cell | 02.08.2011

Ve dnech 11. až 15. září 2011 proběhlo v Marin ve Švýcarsku školení New generation of SST cell věnované nové generaci paměťových buňek SST. Toto školení se uskutečnilo v rámci grantového projektu INOV, který financuje Hl. město Praha z Evropského sociálního fondu.

Praha & EU: Investujeme do vaší budoucnosti

Projektové řízení | 08.07.2011

Ve spolupráci s firmou Shine připravujeme sérii šesti kurzů na téma Projektové řízení. Kurzy jsou určeny pro projektové manažery a pro vedoucí návrhových divizí. Vlastní kurzy budou probíhat ve školicím středisku firmy Shine v Praze 6, Dejvicích v období září až prosinec 2011. Završeny budou přípravou na certifikaci podle mezinárodního standardu IPMA. Toto školení proběhne v rámci grantového projektu INOV, který financuje Hl. město Praha z Evropského sociálního fondu.

Praha & EU: Investujeme do vaší budoucnosti

Školení Synopsys Design Compiler II | 21.06.2011

Ve dnech 15. až 16. června 2011 proběhla ve školicích prostorách firmy ASICentrum pod vedením specialisty z firmy Synopsys druhá část školení nástroje pro RTL syntézu Design Compiler. Toto školení proběhlo v rámci grantového projektu INOV, který financuje Hl. město Praha z Evropského sociálního fondu.

Praha & EU: Investujeme do vaší budoucnosti

Školení Synchronous FSM design | 08.06.2011

Dne 21. května 2010 proběhlo ve školicích prostorách firmy ASICentrum pod vedením interního lektora z firmy ASICentrum školení o návrhové metodologii Synchronous FSM pro návrhy inteligentních senzorů s nízkou spotřebou a součástek RFID. Toto školení proběhlo v rámci grantového projektu INOV, který financuje Hl. město Praha z Evropského sociálního fondu.

Praha & EU: Investujeme do vaší budoucnosti

Školení Synopsys STA | 27.05.2011

Ve dnech 25. až 27. května 2011 proběhlo ve školicích prostorách firmy ASICentrum pod vedením specialisty z firmy Synopsys školení teorie a praxe statické časové analýzy Synopsys STA. Toto školení proběhlo v rámci grantového projektu INOV, který financuje Hl. město Praha z Evropského sociálního fondu.

Praha & EU: Investujeme do vaší budoucnosti

Nepřesnosti měření | 24.05.2011

Dne 19. května 2011 proběhlo ve školicích prostorách firmy ASICentrum pod vedením externího specialisty z ČVUT školení o nepřesnostech měření při používání měřicích přístrojů ve firemní laboratoři. Toto školení proběhlo v rámci grantového projektu INOV, který financuje Hl. město Praha z Evropského sociálního fondu.

Praha & EU: Investujeme do vaší budoucnosti

Školení Synopsys AMS simulation | 22.04.2011

Dne 20. dubna 2011 proběhlo ve školicích prostorách firmy ASICentrum pod vedením specialisty z firmy Synopsys školení o současných simulačních analogových nástrojích firmy Synopsys. Toto školení proběhlo v rámci grantového projektu INOV, který financuje Hl. město Praha z Evropského sociálního fondu.

Praha & EU: Investujeme do vaší budoucnosti

Prezentace TP Flow | 20.04.2011

Dne 13.4.2010 proběhla ve školicích prostorách firmy ASICentrum pod vedením interního lektora prezentace TP Flow. Přítomní návrháři byli seznámeni s jednotným firemním prostředím pro tvorbu testovacích vektorů. Toto školení proběhlo v rámci grantového projektu INOV, který financuje Hl. město Praha z Evropského sociálního fondu.

Praha & EU: Investujeme do vaší budoucnosti

Školení Synopsys Low Power seminar | 14.04.2011

Dne 12. dubna 2011 proběhl ve školicích prostorách firmy ASICentrum pod vedením specialisty z firmy Synopsys seminář o současném stavu řešení low-power návrhu smíšených integrovaných obvodů (digital + analog) pomocí nástrojů firmy Synopsys. Toto školení proběhlo v rámci grantového projektu INOV, který financuje Hl. město Praha z Evropského sociálního fondu.

Praha & EU: Investujeme do vaší budoucnosti

Školení Digital Verification Environment | 15.03.2011

Dne 1. března 2011 proběhlo ve školicích prostorách firmy ASICentrum pod vedením interního lektora z firmy ASICentrum školení o využití pokročilých verifikačních metod (SystemVerilog class based) v nových projektech. Toto školení proběhlo v rámci grantového projektu INOV, který financuje Hl. město Praha z Evropského sociálního fondu.

Praha & EU: Investujeme do vaší budoucnosti

Kniha FPGA prakticky - Realizace číslicových systémů pro programovatelná hradlová pole | 10.03.2011

Kniha byla vydána v r. 2011 nakladatelstvím technické literatury BEN, i za podpory firmy ASICentrum spol. s r.o.
Tato publikace je věnována praktickým aspektům návrhu číslicových systémů. Spíše, než popisu jazyka VHDL používaného běžně pro návrh a teorii implementace logické funkce, se zabývá skutečnou obvodovou realizací, správným použitím návrhového software, upozorňuje na možné pasti a potenciální problémy, se kterými se při návrhu obvodů potýkají začátečníci i pokročilejší návrháři a dále rozebírá v české literatuře jen velmi okrajově diskutovaná témata, jejichž znalost je však klíčová pro správný návrh číslicového systému. K jednotlivým konceptům a informacím jsou k dispozici ukázkové příklady návrhu obvodů a cvičení umožňující snažší pochopení.
Autorem knihy je Ing. Jakub Šťastný, Ph.D., který má více než desetileté zkušenosti s digitálním návrhem ASIC a FPGA a v současnosti pracuje jako Senior IC designer ve firmě ASICentrum s.r.o. Je rovněž zakladatelem a odborným poradcem Laboratoře FPGA při ČVUT FEL v Praze.
http://shop.ben.cz/cz/121316-fpga-prakticky.aspx

Školení SVN training | 28.02.2011

Dne 23. února 2011 proběhlo ve školicích prostorách firmy ASICentrum pod vedením interního lektora z firmy ASICentrum školení Revision Control System (SVN) usage. Toto školení proběhlo v rámci grantového projektu INOV, který financuje Hl. město Praha z Evropského sociálního fondu.

Praha & EU: Investujeme do vaší budoucnosti

Školení Improving skills in RFID design/ low power | 27.01.2011

Dne 25. ledna 2011 proběhlo ve školicích prostorách firmy ASICentrum pod vedením interního lektora z firmy ASICentrum školení o metodách jak zlepšit efektivitu návrhu obvodů RFID s nízkou spotřebou. Součástí školení byly rovněž způsoby a techniky gatování nejen hodinových signálů. Toto školení proběhlo v rámci grantového projektu INOV, který financuje Hl. město Praha z Evropského sociálního fondu.

Praha & EU: Investujeme do vaší budoucnosti

Precision RTL a konverze ASIC obvodu na FPGA platformu | 06.11.2010

V čísle 2/2010 (listopad/prosinec) odborného časopisu DPS – Plošné spoje od A do Z byl publikován článek Precision RTL a konverze ASIC obvodu na FPGA platformu
autora Ing. Jakuba Šťastného, Ph.D. a Ing. Michala Skiby. Článek pojednává o převodu ASIC návrhu na návrh vhodný pro FPGA obvody. Hlavním tématem pak je převod hradlovaných hodin na využití clock enable vstupů klopných obvodů. Cílem článku je upozornit na velmi užitečnou vlastnost nástroje pro syntézu PrecisionRTL a upozornit na nebezpečí plynoucí z užití metody hradlování hodin na FPGA obvodech.
http://www.dps-az.cz/
 
1 2 3 4 5 6 7 8 10